○回路について


・回路図中の　□－　の部分が８８の拡張スロットの信号線につながります。

・Ａ０～Ａ７，Ｄ０～Ｄ７は２か所ありますが、どちらも同じ信号なので
　実際には１か所につないでください。

・ＤＲＡＭのダンピング抵抗の４７Ωは調整が必要な場合があります。この抵抗は
　信号の反射による誤動作を防ぐためのものです。
　（でも実際には変える必要はないと思います）

・各ＩＣの＋５Ｖ，ＧＮＤ間に一つずつ０.１μＦのセラミックコンデンサをつけます。

・電源の本体に一番近い部分に４７μＦ程度の電解コンデンサをつけます。

・ＤＲＡＭまわりの回路図は一部略してあります。ＲＡＳ，ＷＥ，Ａ０～Ａ８は
　３２個全て共通で、ＣＡＳは横８個ずつが共通、ＤＩ，ＤＯは縦４個ずつが共通に
　なっています。また、Ａ０～Ａ８の９本は１本の線でまとめて書いてあります。
　（わかりますよね？）

・ＪＰはバンク設定用のジャンパです。Ｙ０～Ｙ３のいずれか一つをショートします。
　ジャンパの内容は以下のとおりです。

  Ｙ０：００～０７Ｈ，１０～１７Ｈ，２０～２７Ｈ，３０～３７Ｈ
  Ｙ１：０８～０ＦＨ，１８～１ＦＨ，２８～２ＦＨ，３８～３ＦＨ
  Ｙ２：４０～４７Ｈ，５０～５７Ｈ，６０～６７Ｈ，７０～７７Ｈ
  Ｙ３：４８～４ＦＨ，５８～５ＦＨ，６８～６ＦＨ，７８～７ＦＨ

　Ｍ＊シリーズの場合はＹ１、それ以外の場合はＹ０が標準です。
　変更する必要がなければ、ジャンパを用いずに直接配線しても構いません。

・ＴＴＬにＬＳ以外のＳ，Ｆ，ＡＬＳなどの高速タイプのものを使用していますが、
　ＤＲＡＭに１２０ｎｓのものを使えば、すべてＬＳタイプでも可能と思われます。
　（試した訳ではないのではっきりとはわからない。もしかしたら１５０ｎｓのもの
　　でも全てＬＳを使っても大丈夫かもしれない）

・ＲＯＭＫＩＬＬ信号は本体上でワイヤードＯＲされる場合があるので、オープン
　コレクタのバッファでドライブする必要があります（ＬＳ０４などは使えません）。

・回路図の書き間違いはありません（と思う^^;）。ただし、設計上の問題はないとは
　言いきれません。

・電源、ＧＮＤの配線はすずメッキ線、その他の信号線は３０番(0.26mm)のラッピング
　用ワイヤを使いました。ただし、ＤＲＡＭには合計で最大８００ｍＡ近い電流が
　流れますので、ＤＲＡＭの電源まわりは十分に太い線で配線する必要があります。

・ＤＲＡＭはサンハヤトのＤＲＡＭ増設用基板を用い、８個ずつ４段に重ねて実装
　しました。この場合、ＣＡＳの１５番ピンだけ外側に折り曲げておいて後で別に
　配線します。ソケットを使うと高くなりすぎて拡張スロットに入らなくなって
　しまいますので直付けしなければなりません。

・実際に製作をする場合には、各部のはたらきをよく考えて頭に入れておいて下さい。