(19) 日本国特許庁 (JP)			(12) 特許		公報(B2)			(11) 特許番号			
									特許	第5 <mark>32</mark> 07 (P532	74号 0774)
(45)発行日	平成255	≢10月23日 (2013.	1 <b>0. 23)</b>				(24)登録日	平成25	年7月26	日(2013.7	7.26)
(51) Int.Cl.			FΙ								
H01L	27/095	(2006.01)		HO1L	29/80		Е				
H01L	21/338	(2006.01)		HO1L	29/80		Н				
HOIL	29/778 20/912	(2006.01) (2006.01)		HO1L	27/04		С				
HOIL	23/012	(2006.01)									
	21/022	(2000.01)					請求項の数	4 (全	8頁)	最終頁に	こ続く
(21) 出願番号	Ļ	特願2008-52409	(P2008-52	2409)	(73)特許	許権者	000006013				
(22) 出願日		平成20年3月3日	(2008.3.3	3)			三菱電機株式	、会社			
(65)公開番号	Ļ	特開2009-21223	1 (P2009-2	212231A)			東京都千代田	区丸の内	1二1日	7番3号	
(43) 公開日		平成21年9月17 <b>日</b>	E (2009.9.	. 17)	(74) 代3	匣人	100082175				
審査請求	日	平成23年1月7日	(2011.1.7	7)			弁理士 高田	一守			
					(74) 代3	運人	100106150				
							弁理士 高橋	氰 英樹			
					(72) 発問	明者	竹内 日出雄	ŧ			
							東京都千代田	区丸の内	1二1日	7番3号	Ξ
							菱電機株式会	社内			
					(72) 発問	明者	山本 佳嗣				
							東京都千代田	区丸の内	1二1日	7番3号	Ξ
							菱電機株式会	社内			
					審	査官	行武 哲太郎	ζ			
									最	終頁に続	く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体基板上にA1N層、GaN層およびA1GaN層が順番に形成された半導体装置 であって、

前記AlN層の上面の一部を露出するように、前記GaN層および前記AlGaN層に 第1の開口が形成され、

前記第1の開口と対向する位置に、前記A1N層の下面の一部を露出するように、前記 半導体基板に第2の開口が形成され、

前記第1の開口内において前記A1N層の上面に上部電極が形成され、

前記第2の開口内において前記A1N層の下面に下部電極が形成されていることを特徴 とする半導体装置。

10

【請求項2】

半導体基板上にA1N層、GaN層およびA1GaN層が順番に形成された半導体装置 であって、

前記GaN層の上面の一部を露出するように、前記AlGaN層に第1の開口が形成され、

前記第1の開口と対向する位置に、前記A1N層の下面の一部を露出するように、前記 半導体基板に第2の開口が形成され、

前記第1の開口内において前記GaN層の上面に上部電極が形成され、

前記第2の開口内において前記A1N層の下面に下部電極が形成されていることを特徴 20

とする半導体装置。

【請求項3】

前記A1N層と前記GaN層の界面に二次元電子ガス層が形成され、 前記二次元電子ガス層に接続するように前記GaN層に不純物拡散領域が形成され、 前記上部電極は前記不純物拡散領域上に形成されていることを特徴とする請求項2に記載の半導体装置。

【請求項4】

半導体基板上にA1GaN層およびA1N層が順番に形成された半導体装置であって、 前記A1GaN層の上面の一部を露出するように前記A1N層に開口が形成され、

前記A1GaN層と前記A1N層の界面に二次元電子ガス層が形成され、

前記開口内において、前記二次元電子ガス層に接続するように前記AlGaN層に不純物拡散領域が形成され、

前記A1N層上に上部電極が形成され、

前記不純物拡散領域上に下部電極が形成されていることを特徴とする半導体装置。 【発明の詳細な説明】

【技術分野】

[0001]

【背景技術】 【0002】

本発明は、窒化物半導体の積層構造が形成された半導体装置に関し、特にチップ面積を 大きくすることなく、十分なキャパシタンスおよび耐圧を確保することができる半導体装 置に関するものである。

20

30

10

室化物半導体は、窒化ガリウム(GaN)、窒化アルミニウム(AIN)、窒化インジウム(InN)、およびこれらから構成される混晶の総称である。この窒化物半導体は、一般に機械的に堅牢でかつ化学的にも安定であり、さらに熱伝導率も高く放熱性に優れている。従って、窒化物半導体多層膜構造を用いて作成された半導体素子、例えばAl×Ga1・×N/GaN高電子移動度トランジスタ(HEMT: high electron mobility transistor)は、高出力・高周波素子に適用できると考えられている。このため、これまでにAlGaN/GaN HEMTの試作例が数多く報告されている。

A1GaN/GaN HEMTを用いた回路は、他の高周波トランジスタと同様にモノ リシックマイクロ波集積回路(MMIC: Monolithic Microwave Integrated Circuit)化が 可能である。MMIC化には、トランジスタ以外の受動素子、例えば抵抗、インダクタ、 キャパシタの構造と作製方法が重要となる。従来のMIM(Metal Insulator Metal)キ ャパシタは、下地金属層の上に化学気相成長法などによって窒化珪素(SiN×)膜を堆 積させて、これを絶縁膜として用いていた。

【 0 0 0 4 】

【非特許文献 1】N. Inoue, Ippei Kume, Jun Kawahara, Shinobu Saito, Naoya Furutak e, Takeshi Toda, Koichiro Matsui, Takayuki Iwaki, Masayuki Furumiya, Toshiki Shi nmura, Koichi Ohto, and Yoshihiro Hayashi, Jpn. J. Appl. Phys. 46, 1968 (2007) 【非特許文献 2】L. Roskovcova and J. Pastrnak, Czech. J. Phys. B 30, 586 (1980) 【非特許文献 3】A.T Collins, E.C. Lightowlers, and P. J. Dean, Phys Rev. 158, 83

3 (1967)

【非特許文献4】J. L. Hudgins, J. Electron. Mater. 32, 471, (2003)

【発明の開示】

【発明が解決しようとする課題】

[0005]

S i N × 膜の絶縁破壊電界は~ 6 M V / c m 程度である(例えば、非特許文献 1 参照) 。従って、通常の厚さ 1 5 0 n m の S i N × 膜を絶縁膜として用いた M I M キャパシタの 破壊電圧は約 9 0 V であり、 A 1 G a N / G a N H E M T の M M I C 用のキャパシタと

40

して耐圧不足である。そこで、耐圧を上げるためにSiN×膜を厚膜化した場合、膜厚に 比例してキャパシタンスが低下するため、キャパシタの面積を大きくする必要がある。従 って、十分なキャパシタンスおよび耐圧を確保しようとすると、チップ面積が大きくなる という問題があった。

【0006】

本発明は、上述のような課題を解決するためになされたもので、その目的は、チップ面 積を大きくすることなく、十分なキャパシタンスおよび耐圧を確保することができる半導 体装置を得るものである。

【課題を解決するための手段】

[0007]

10

20

30

40

本発明に係る半導体装置は、半導体基板上にA1N層、GaN層およびA1GaN層が 順番に形成された半導体装置であって、A1N層の上面の一部を露出するように、GaN 層およびA1GaN層に第1の開口が形成され、第1の開口と対向する位置に、A1N層 の下面の一部を露出するように、半導体基板に第2の開口が形成され、第1の開口内にお いてA1N層の上面に上部電極が形成され、第2の開口内においてA1N層の下面に下部 電極が形成されている。本発明のその他の特徴は以下に明らかにする。

【発明の効果】

【0008】

本発明により、チップ面積を大きくすることなく、十分なキャパシタンスおよび耐圧を 確保することができる。

【発明を実施するための最良の形態】

【 0 0 0 9 】

実施の形態1.

図1は、実施の形態1に係る半導体装置を示す断面図である。この半導体装置は、A1 GaN/GaNヘテロエピタキシャル構造のHEMTとMIMキャパシタを有するMMI Cである。ただし、HEMTの構成については図示および説明を省略する。 【0010】

SiC基板11(半導体基板)上に、AlN層12、GaN層13およびAlGaN層 14が順番に形成されている。AlN層12の上面の一部を露出するように、GaN層1 3およびAlGaN層14に第1の開口15が形成されている。また、第1の開口15と 対向する位置に、AlN層12の下面の一部を露出するように、SiC基板11に第2の 開口16が形成されている。

[0011]

第1の開口15内においてA1N層12の上面に上部電極17が形成され、第2の開口 16内においてA1N層12の下面に下部電極18が形成されている。これらの上部電極 17、A1N層12および下部電極18によりMIMキャパシタが構成される。 【0012】

上記の半導体装置の製造工程について説明する。まず、図2に示すように、SiC基板 11上に、A1N層12、GaN層13およびA1GaN層14を順番にエピタキシャル 成長させる。そして、A1GaN層14上に、フォトリソグラフィによりパターニングし たレジスト19を形成する。このレジスト19をマスクとして、A1GaN層14および GaN層13をエッチングして第1の開口15を形成する。エッチングガスとして、例え ばA1GaNおよびGaNに対してエッチング性を有するC12プラズマを用いる。エッ チングレートからA1N層12に達しないと推定される時間だけエッチングを行った後、 O2プラズマを導入する。A1N層12の表面に、O2プラズマと反応して安定なA1O ×層が形成されるため、エッチングがストップする。

【0013】

次に、図3に示すように、金属膜を堆積して、第1の開口15内においてA1N層12 の上面にMIMキャパシタの上部電極17を形成する。

【0014】

H E M T のウェハ表面に対する表面工程が全て終了した後、ウェハ裏面に対する裏面工 程が実施される。この裏面工程の際にキャパシタの下部電極18を形成する。具体的には 、図4に示すように、SiC基板11の裏面に、フォトリソグラフィによりパターニング したレジスト20を形成する。このレジスト20をマスクとして、SF。/ Oュプラズマ を用いてSiC基板11を裏面側からエッチングして第2の開口16を形成する。A1N 層12に達すると、SF₀/O₂プラズマに対するSiCとAlNのエッチングレート比 の違いにより、エッチングがストップする。

[0015]

その後、金属膜を堆積して、図1に示すように、第2の開口16内においてA1N層1 2の下面にMIMキャパシタの下部電極18を形成する。以上の工程により本実施の形態 10 に係る半導体装置が形成される。

[0016]

ここで、A1Nのバンドギャップエネルギーは室温(300K)で6.28eVであり (例えば、非特許文献2参照)、静的比誘電率は9.14である(例えば、非特許文献3 参照)。これらの値は、SiNxのバンドギャップエネルギー(~5eV)および静的誘 電率(~7)よりもそれぞれ大きい値を示す。また、絶縁破壊耐圧は、一般にバンドギャ ップエネルギーの2~2.5乗に比例して大きくなる(例えば、非特許文献4参照)。そ して、AlNの場合、理論上9.5MV/cm程度のBreakdown fieldを有すると予測さ れる。このため、厚み150nmのSiN∞膜を絶縁膜として用いたMIMキャパシタと 同じ容量および面積のMIMキャパシタを製作する場合、AIN層12の厚みを200n mとすることで190V程度の高い耐圧を持たせることができる。従って、チップ面積を 大きくすることなく、十分なキャパシタンスおよび耐圧を確保することができる

20

また、A1GaN/GaNヘテロ構造をエピタキシャル成長する場合、通常、SiC基 板上に核形成層および緩衝層としてA1N層を成長する。これは、核形成層および緩衝層 が無ければ、結晶性良くエピタキシャル成長させることができないからである。従って、 このA1N層をMIMキャパシタの絶縁膜として用いることで、別個に絶縁膜を形成する 必要が無い。

【0018】

なお、本実施の形態ではSiC基板を用いたが、これに限らずGaN基板を用いてもよ 30 い。この場合、GaN基板を裏面からエッチングする際にC1₂とО₂の混合プラズマを 用いれば、A1N層でエッチングをストップすることができる。

[0019]

実施の形態2.

図5は、実施の形態2に係る半導体装置を示す断面図である。この半導体装置は、A1 GaN/GaNヘテロエピタキシャル構造のHEMTとMIMキャパシタを有するMMI Cである。ただし、HEMTの構成については図示および説明を省略する。

SiC基板11(半導体基板)上に、A1N層12、GaN層13およびA1GaN層 14が順番に形成されている。GaN層13の上面の一部を露出するように、AlGaN 40 層14に第1の開口15が形成されている。また、第1の開口15と対向する位置に、A 1 N層12の下面の一部を露出するように、SiC基板11に第2の開口16が形成され ている。

第1の開口15内においてA1N層12の上面に上部電極17が形成され、第2の開口 16内においてA1N層12の下面に下部電極18が形成されている。これらの上部電極 17、A1N層12、GaN層13および下部電極18によりMIMキャパシタが構成さ れる。ただし、GaN層13はMIMキャパシタの容量に影響しないほど薄い。 【0022】

A1GaN/GaNヘテロエピタキシャル構造は特性に応じて様々な構造が存在する。 50 本実施の形態は、GaN層13がMIMキャパシタの容量に影響しないほど薄い場合に適用される。ただし、二次元電子ガスを発生させるAlGaN層14は取り除く必要がある。この構成により実施の形態1と同様の効果を得ることができる。

【0023】 実施の形態3.

図6は、実施の形態3に係る半導体装置を示す断面図である。実施の形態2と異なる構成についてのみ説明する。

【0024】

G a N 層 1 3 は実施の形態 2 ほど薄くはない。そして、A 1 G a N / G a N ヘテロエピ タキシャル構造の設計により、A 1 N 層 1 2 と A 1 N G a N 層 1 4 の界面に二次元電子ガ 10 ス層 2 4 が形成されている。この二次元電子ガス層 2 4 に接続するように、イオン注入に より G a N 層 1 3 に不純物拡散領域 2 2 が形成されている。不純物拡散領域 2 2 上に上部 電極 1 7 が形成されている。M I M キャパシタとなる領域の外周部に、絶縁注入により素 子分離領域 2 1 が形成されている。

【0025】

不純物拡散領域22を介して外部から二次元電子ガス層24にバイアスをかけることが できるため、二次元電子ガス層24はMIMキャパシタの下部電極として機能する。この 構成により実施の形態1と同様の効果を得ることができる。

【 0 0 2 6 】

実施の形態4.

図7は、実施の形態4に係る半導体装置を示す断面図である。この半導体装置は、A1 GaN/A1Nヘテロエピタキシャル構造のHEMTとMIMキャパシタを有するMMI Cである。ただし、HEMTの構成については図示および説明を省略する。

【 0 0 2 7 】

SiC基板11(半導体基板)上に、AlN層12、AlGaN層14およびAlN層 25が順番に形成されている。AlGaN層14の上面の一部を露出するように、AlN 層25に開口26が形成されている。MIMキャパシタとなる領域の外周部に絶縁注入に より素子分離領域21が形成されている。

【0028】

A1GaN/A1N構造の場合、A1NGaN層14とA1N層25の界面に二次元電 30 子ガス層24が形成される。この二次元電子ガス層24に接続するように、開口26内に おいてA1NGaN層14に不純物拡散領域22が形成されている。A1N層25上に上 部電極17が形成され、不純物拡散領域22上に下部電極18が形成されている。 【0029】

これらの上部電極17、A1N層25および下部電極18によりMIMキャパシタが構成される。ただし、不純物拡散領域22を介して外部から二次元電子ガス層24にバイアスをかけることができるため、二次元電子ガス層24はMIMキャパシタの下部電極として機能する。この構成により実施の形態1と同様の効果を得ることができる。

【図面の簡単な説明】

【0030】

【図1】実施の形態1に係る半導体装置を示す断面図である。

40

20

- 【図2】実施の形態1に係る半導体装置の製造工程を説明するための断面図である。 【図3】実施の形態1に係る半導体装置の製造工程を説明するための断面図である。
  - 【図4】実施の形態1に係る半導体装置の製造工程を説明するための断面図である。
  - 【図5】実施の形態2に係る半導体装置を示す断面図である。
  - 【図6】実施の形態3に係る半導体装置を示す断面図である。
  - 【図7】実施の形態4に係る半導体装置を示す断面図である。
  - 【符号の説明】
  - 【 0 0 3 1 】
  - 11 半導体基板

- 12,25 AlN層 GaN層 13 AlGaN層 14 15 第1の開口 第2の開口 16 17 上部電極 18 下部電極 24 二次元電子ガス層 22 不純物拡散領域
- 26 開口

10

【図1】























フロントページの続き

(51)Int.Cl.

FΙ

H 0 1 L 27/04 (2006.01)

(56)参考文献 特開昭 6 2 - 3 0 3 6 0 (JP, A) 特開平 1 - 2 1 8 0 5 4 (JP, A) 特開平 9 - 2 1 2 2 3 1 (JP, A) 特開平 8 - 2 6 4 7 6 2 (JP, A)

(58)調査した分野(Int.Cl., DB名)
H 0 1 L 2 9 / 8 0 - 2 9 / 8 1 2
H 0 1 L 2 9 / 7 7 8
H 0 1 L 2 1 / 3 3 7 - 2 1 / 3 3 8
H 0 1 L 2 7 / 0 4
H 0 1 L 2 1 / 8 2 2