

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

**特許第5320774号
(P5320774)**

(45) 発行日 平成25年10月23日(2013. 10. 23)

(24) 登録日 平成25年7月26日(2013. 7. 26)

(51) Int. Cl.	F I
HO 1 L 27/095 (2006. 01)	HO 1 L 29/80 E
HO 1 L 21/338 (2006. 01)	HO 1 L 29/80 H
HO 1 L 29/778 (2006. 01)	HO 1 L 27/04 C
HO 1 L 29/812 (2006. 01)	
HO 1 L 21/822 (2006. 01)	

請求項の数 4 (全 8 頁) 最終頁に続く

(21) 出願番号	特願2008-52409 (P2008-52409)	(73) 特許権者	000006013
(22) 出願日	平成20年3月3日(2008. 3. 3)		三菱電機株式会社
(65) 公開番号	特開2009-212231 (P2009-212231A)		東京都千代田区丸の内二丁目7番3号
(43) 公開日	平成21年9月17日(2009. 9. 17)	(74) 代理人	100082175
審査請求日	平成23年1月7日(2011. 1. 7)		弁理士 高田 守
		(74) 代理人	100106150
			弁理士 高橋 英樹
		(72) 発明者	竹内 日出雄
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内
		(72) 発明者	山本 佳嗣
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内
		審査官	行武 哲太郎
			最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

半導体基板上にAlN層、GaN層およびAlGaN層が順番に形成された半導体装置であって、

前記AlN層の上面の一部を露出するように、前記GaN層および前記AlGaN層に第1の開口が形成され、

前記第1の開口と対向する位置に、前記AlN層の下面の一部を露出するように、前記半導体基板に第2の開口が形成され、

前記第1の開口内において前記AlN層の上面に上部電極が形成され、

前記第2の開口内において前記AlN層の下面に下部電極が形成されていることを特徴とする半導体装置。 10

【請求項2】

半導体基板上にAlN層、GaN層およびAlGaN層が順番に形成された半導体装置であって、

前記GaN層の上面の一部を露出するように、前記AlGaN層に第1の開口が形成され、

前記第1の開口と対向する位置に、前記AlN層の下面の一部を露出するように、前記半導体基板に第2の開口が形成され、

前記第1の開口内において前記GaN層の上面に上部電極が形成され、

前記第2の開口内において前記AlN層の下面に下部電極が形成されていることを特徴 20

とする半導体装置。

【請求項 3】

前記 AlN 層と前記 GaN 層の界面に二次元電子ガス層が形成され、
前記二次元電子ガス層に接続するように前記 GaN 層に不純物拡散領域が形成され、
前記上部電極は前記不純物拡散領域上に形成されていることを特徴とする請求項 2 に記載の半導体装置。

【請求項 4】

半導体基板上に AlGaN 層および AlN 層が順番に形成された半導体装置であって、
前記 AlGaN 層の上面の一部を露出するように前記 AlN 層に開口が形成され、
前記 AlGaN 層と前記 AlN 層の界面に二次元電子ガス層が形成され、
前記開口内において、前記二次元電子ガス層に接続するように前記 AlGaN 層に不純物拡散領域が形成され、
前記 AlN 層上に上部電極が形成され、
前記不純物拡散領域上に下部電極が形成されていることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、窒化物半導体の積層構造が形成された半導体装置に関し、特にチップ面積を大きくすることなく、十分なキャパシタンスおよび耐圧を確保することができる半導体装置に関するものである。

【背景技術】

【0002】

窒化物半導体は、窒化ガリウム (GaN)、窒化アルミニウム (AlN)、窒化インジウム (InN)、およびこれらから構成される混晶の総称である。この窒化物半導体は、一般に機械的に堅牢でかつ化学的にも安定であり、さらに熱伝導率も高く放熱性に優れている。従って、窒化物半導体多層膜構造を用いて作成された半導体素子、例えば Al_xGa_{1-x}N / GaN 高電子移動度トランジスタ (HEMT: high electron mobility transistor) は、高出力・高周波素子に適用できると考えられている。このため、これまでに AlGaN / GaN HEMT の試作例が数多く報告されている。

【0003】

AlGaN / GaN HEMT を用いた回路は、他の高周波トランジスタと同様にモノリシックマイクロ波集積回路 (MMIC: Monolithic Microwave Integrated Circuit) 化が可能である。MMIC 化には、トランジスタ以外の受動素子、例えば抵抗、インダクタ、キャパシタの構造と作製方法が重要となる。従来の MIM (Metal Insulator Metal) キャパシタは、下地金属層の上に化学気相成長法などによって窒化珪素 (SiN_x) 膜を堆積させて、これを絶縁膜として用いていた。

【0004】

【非特許文献 1】 N. Inoue, Ippei Kume, Jun Kawahara, Shinobu Saito, Naoya Furutake, Takeshi Toda, Koichiro Matsui, Takayuki Iwaki, Masayuki Furumiya, Toshiki Shinmura, Koichi Ohto, and Yoshihiro Hayashi, Jpn. J. Appl. Phys. 46, 1968 (2007)

【非特許文献 2】 L. Roskocova and J. Pastrnak, Czech. J. Phys. B 30, 586 (1980)

【非特許文献 3】 A.T Collins, E.C. Lightowers, and P. J. Dean, Phys Rev. 158, 833 (1967)

【非特許文献 4】 J. L. Hudgins, J. Electron. Mater. 32, 471, (2003)

【発明の開示】

【発明が解決しようとする課題】

【0005】

SiN_x 膜の絶縁破壊電界は ~ 6 MV / cm 程度である (例えば、非特許文献 1 参照)。従って、通常の厚さ 150 nm の SiN_x 膜を絶縁膜として用いた MIM キャパシタの破壊電圧は約 90 V であり、AlGaN / GaN HEMT の MMIC 用のキャパシタと

して耐圧不足である。そこで、耐圧を上げるためにSiN_x膜を厚膜化した場合、膜厚に比例してキャパシタンスが低下するため、キャパシタの面積を大きくする必要がある。従って、十分なキャパシタンスおよび耐圧を確保しようとする、チップ面積が大きくなるという問題があった。

【0006】

本発明は、上述のような課題を解決するためになされたもので、その目的は、チップ面積を大きくすることなく、十分なキャパシタンスおよび耐圧を確保することができる半導体装置を得るものである。

【課題を解決するための手段】

【0007】

本発明に係る半導体装置は、半導体基板上にAlN層、GaN層およびAlGaN層が順番に形成された半導体装置であって、AlN層の上面の一部を露出するように、GaN層およびAlGaN層に第1の開口が形成され、第1の開口と対向する位置に、AlN層の下面の一部を露出するように、半導体基板に第2の開口が形成され、第1の開口内においてAlN層の上面に上部電極が形成され、第2の開口内においてAlN層の下面に下部電極が形成されている。本発明のその他の特徴は以下に明らかにする。

【発明の効果】

【0008】

本発明により、チップ面積を大きくすることなく、十分なキャパシタンスおよび耐圧を確保することができる。

【発明を実施するための最良の形態】

【0009】

実施の形態1.

図1は、実施の形態1に係る半導体装置を示す断面図である。この半導体装置は、AlGaN/GaNヘテロエピタキシャル構造のHEMTとMIMキャパシタを有するMMICである。ただし、HEMTの構成については図示および説明を省略する。

【0010】

SiC基板11(半導体基板)上に、AlN層12、GaN層13およびAlGaN層14が順番に形成されている。AlN層12の上面の一部を露出するように、GaN層13およびAlGaN層14に第1の開口15が形成されている。また、第1の開口15と対向する位置に、AlN層12の下面の一部を露出するように、SiC基板11に第2の開口16が形成されている。

【0011】

第1の開口15内においてAlN層12の上面に上部電極17が形成され、第2の開口16内においてAlN層12の下面に下部電極18が形成されている。これらの上部電極17、AlN層12および下部電極18によりMIMキャパシタが構成される。

【0012】

上記の半導体装置の製造工程について説明する。まず、図2に示すように、SiC基板11上に、AlN層12、GaN層13およびAlGaN層14を順番にエピタキシャル成長させる。そして、AlGaN層14上に、フォトリソグラフィによりパターンニングしたレジスト19を形成する。このレジスト19をマスクとして、AlGaN層14およびGaN層13をエッチングして第1の開口15を形成する。エッチングガスとして、例えばAlGaNおよびGaNに対してエッチング性を有するCl₂プラズマを用いる。エッチングレートからAlN層12に達しないと推定される時間だけエッチングを行った後、O₂プラズマを導入する。AlN層12の表面に、O₂プラズマと反応して安定なAlO_x層が形成されるため、エッチングがストップする。

【0013】

次に、図3に示すように、金属膜を堆積して、第1の開口15内においてAlN層12の上面にMIMキャパシタの上部電極17を形成する。

【0014】

10

20

30

40

50

HEMTのウェハ表面に対する表面工程が全て終了した後、ウェハ裏面に対する裏面工程が実施される。この裏面工程の際にキャパシタの下部電極18を形成する。具体的には、図4に示すように、SiC基板11の裏面に、フォトリソグラフィによりパターンニングしたレジスト20を形成する。このレジスト20をマスクとして、SF₆/O₂プラズマを用いてSiC基板11を裏面側からエッチングして第2の開口16を形成する。AlN層12に達すると、SF₆/O₂プラズマに対するSiCとAlNのエッチングレート比の違いにより、エッチングがストップする。

【0015】

その後、金属膜を堆積して、図1に示すように、第2の開口16内においてAlN層12の下面にMIMキャパシタの下部電極18を形成する。以上の工程により本実施の形態に係る半導体装置が形成される。 10

【0016】

ここで、AlNのバンドギャップエネルギーは室温(300K)で6.28eVであり(例えば、非特許文献2参照)、静的比誘電率は9.14である(例えば、非特許文献3参照)。これらの値は、SiN_xのバンドギャップエネルギー(~5eV)および静的誘電率(~7)よりもそれぞれ大きい値を示す。また、絶縁破壊耐圧は、一般にバンドギャップエネルギーの2~2.5乗に比例して大きくなる(例えば、非特許文献4参照)。そして、AlNの場合、理論上9.5MV/cm程度のBreakdown fieldを有すると予測される。このため、厚み150nmのSiN_x膜を絶縁膜として用いたMIMキャパシタと同じ容量および面積のMIMキャパシタを製作する場合、AlN層12の厚みを200nmとすることで190V程度の高い耐圧を持たせることができる。従って、チップ面積を大きくすることなく、十分なキャパシタンスおよび耐圧を確保することができる 20

【0017】

また、AlGaN/GaNヘテロ構造をエピタキシャル成長する場合、通常、SiC基板上に核形成層および緩衝層としてAlN層を成長する。これは、核形成層および緩衝層が無ければ、結晶性良くエピタキシャル成長させることができないからである。従って、このAlN層をMIMキャパシタの絶縁膜として用いることで、別個に絶縁膜を形成する必要が無い。

【0018】

なお、本実施の形態ではSiC基板を用いたが、これに限らずGaN基板を用いてもよい。この場合、GaN基板を裏面からエッチングする際にCl₂とO₂の混合プラズマを用いれば、AlN層でエッチングをストップすることができる。 30

【0019】

実施の形態2.

図5は、実施の形態2に係る半導体装置を示す断面図である。この半導体装置は、AlGaN/GaNヘテロエピタキシャル構造のHEMTとMIMキャパシタを有するMMICである。ただし、HEMTの構成については図示および説明を省略する。

【0020】

SiC基板11(半導体基板)上に、AlN層12、GaN層13およびAlGaN層14が順番に形成されている。GaN層13の上面の一部を露出するように、AlGaN層14に第1の開口15が形成されている。また、第1の開口15と対向する位置に、AlN層12の下面の一部を露出するように、SiC基板11に第2の開口16が形成されている。 40

【0021】

第1の開口15内においてAlN層12の上面に上部電極17が形成され、第2の開口16内においてAlN層12の下面に下部電極18が形成されている。これらの上部電極17、AlN層12、GaN層13および下部電極18によりMIMキャパシタが構成される。ただし、GaN層13はMIMキャパシタの容量に影響しないほど薄い。

【0022】

AlGaN/GaNヘテロエピタキシャル構造は特性に応じて様々な構造が存在する。 50

本実施の形態は、GaN層13がMIMキャパシタの容量に影響しないほど薄い場合に適用される。ただし、二次元電子ガスを発生させるAlGaN層14は取り除く必要がある。この構成により実施の形態1と同様の効果を得ることができる。

【0023】

実施の形態3 .

図6は、実施の形態3に係る半導体装置を示す断面図である。実施の形態2と異なる構成についてのみ説明する。

【0024】

GaN層13は実施の形態2ほど薄くはない。そして、AlGaN/GaNヘテロエピタキシャル構造の設計により、AlN層12とAlNGaN層14の界面に二次元電子ガス層24が形成されている。この二次元電子ガス層24に接続するように、イオン注入によりGaN層13に不純物拡散領域22が形成されている。不純物拡散領域22上に上部電極17が形成されている。MIMキャパシタとなる領域の外周部に、絶縁注入により素子分離領域21が形成されている。

【0025】

不純物拡散領域22を介して外部から二次元電子ガス層24にバイアスをかけることができるため、二次元電子ガス層24はMIMキャパシタの下部電極として機能する。この構成により実施の形態1と同様の効果を得ることができる。

【0026】

実施の形態4 .

図7は、実施の形態4に係る半導体装置を示す断面図である。この半導体装置は、AlGaN/AlNヘテロエピタキシャル構造のHEMTとMIMキャパシタを有するMMICである。ただし、HEMTの構成については図示および説明を省略する。

【0027】

SiC基板11(半導体基板)上に、AlN層12、AlGaN層14およびAlN層25が順番に形成されている。AlGaN層14の上面の一部を露出するように、AlN層25に開口26が形成されている。MIMキャパシタとなる領域の外周部に絶縁注入により素子分離領域21が形成されている。

【0028】

AlGaN/AlN構造の場合、AlNGaN層14とAlN層25の界面に二次元電子ガス層24が形成される。この二次元電子ガス層24に接続するように、開口26内においてAlNGaN層14に不純物拡散領域22が形成されている。AlN層25上に上部電極17が形成され、不純物拡散領域22上に下部電極18が形成されている。

【0029】

これらの上部電極17、AlN層25および下部電極18によりMIMキャパシタが構成される。ただし、不純物拡散領域22を介して外部から二次元電子ガス層24にバイアスをかけることができるため、二次元電子ガス層24はMIMキャパシタの下部電極として機能する。この構成により実施の形態1と同様の効果を得ることができる。

【図面の簡単な説明】

【0030】

【図1】実施の形態1に係る半導体装置を示す断面図である。

【図2】実施の形態1に係る半導体装置の製造工程を説明するための断面図である。

【図3】実施の形態1に係る半導体装置の製造工程を説明するための断面図である。

【図4】実施の形態1に係る半導体装置の製造工程を説明するための断面図である。

【図5】実施の形態2に係る半導体装置を示す断面図である。

【図6】実施の形態3に係る半導体装置を示す断面図である。

【図7】実施の形態4に係る半導体装置を示す断面図である。

【符号の説明】

【0031】

11 半導体基板

10

20


30

40


50

- 1 2 , 2 5 A l N 層
- 1 3 G a N 層
- 1 4 A l G a N 層
- 1 5 第 1 の 開 口
- 1 6 第 2 の 開 口
- 1 7 上 部 電 極
- 1 8 下 部 電 極
- 2 4 二 次 元 電 子 ガ ス 層
- 2 2 不 純 物 拡 散 領 域
- 2 6 開 口


【 図 1 】




【 図 3 】




【 図 2 】




【 図 4 】




【図5】



【図7】



【図6】



フロントページの続き

(51)Int.Cl. F I

H 0 1 L 27/04 (2006.01)

(56)参考文献 特開昭 6 2 - 3 0 3 6 0 (J P , A)

特開平 1 - 2 1 8 0 5 4 (J P , A)

特開平 9 - 2 1 2 2 3 1 (J P , A)

特開平 8 - 2 6 4 7 6 2 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

H 0 1 L 2 9 / 8 0 - 2 9 / 8 1 2

H 0 1 L 2 9 / 7 7 8

H 0 1 L 2 1 / 3 3 7 - 2 1 / 3 3 8

H 0 1 L 2 7 / 0 4

H 0 1 L 2 1 / 8 2 2